M6・M5 Pro/Max/Ultra｜Neural Acceleratorの仕組みでAI性能はどう変わったか

「AI性能、最大4倍」。
2026年8月に発表されたM6とM5 Ultra、その少し前のM5 Pro・M5 Maxも、Appleの新チップ発表にはだいたいこの手の倍率表現がついてきます。

でもこの「4倍」、チップの中で具体的に何が変わったからそう言えるのか、パッと説明できる人ってあまりいない気がするんですよね。

中でも今回いちばん気になっているのが、新しく登場したM6です。
M5 Pro・M5 Max・M5 Ultraは、言ってしまえば既存のM5系統を各クラスに広げただけのチップ。
でもM6だけは新設計の無印チップとして今回お披露目されていて、この記事でも主にM6を中心に、仕組みの部分を掘り下げていきます。

Mac miniとMac Studioの価格や発売日、スペックまわりの話は別の記事で先にまとめたので、そっちは今回スキップします。
ここで話したいのは、チップの中身そのもの。
「4倍」と言われたときに、実際どこで何が変わったのか、その仕組みの部分を一緒に覗いてみようと思います。

そもそもAI処理はチップのどこで行われているのか

チップの中身の話をする前に、まず「AI処理って、そもそもチップのどこでやってるの?」というところから整理しておきます。

チップ内の3つの計算ブロック

Apple SiliconのSoC(1枚のチップにいろんな機能を詰め込んだもの)には、大きく分けて3つの計算ブロックが乗っています。

CPUは、いわゆる何でも屋です。
汎用的な計算を一手に引き受けます。

GPUは本来グラフィックス専門ですが、実はAI計算(行列演算)も以前から兼務してきました。

そしてNeural Engine。
SoC全体でたった1基だけ搭載されている、AI処理専用のブロックです。
2017年のA11 Bionicからずっと搭載されていて、AppleがAI方向のチップ設計に力を入れてきたこと自体は、今回いきなり始まった話ではありません。

今回の主役「Neural Accelerator」

ここに新しく仲間入りしたのが「Neural Accelerator」です。
Neural EngineがSoC全体で1基なのに対して、Neural AcceleratorはGPUのコアそれぞれに個別に搭載される、AI計算(行列演算)を高速化するための追加回路。

このNeural Accelerator、2025年10月のM5(無印)から段階的に広がっていって、2026年8月時点ではM6・M5 Pro・M5 Max・M5 Ultraの4チップ全部に行き渡っています(展開の経緯は後の章で詳しく触れます)。

名前が似ているので紛らわしいんですが、Neural Engineの後継や置き換えではありません。
SoC全体で1基のNeural Engineと、GPUの各コアに散らばったNeural Accelerator。
この2つが役割を分担しているというのが実態です。

Neural Acceleratorが変えたGPUの中身

Neural Acceleratorが具体的に何を変えたのか、もう少し掘り下げてみます。

以前のGPUは「間借り」でAI計算をしていた

じゃあ、M5より前のGPUはどうやってAI計算をしていたのか。

これは独立系の技術者による分析で分かってきた話で(Apple公式の発表ではないので、あくまで参考情報として読んでください)、M4以前のGPUは、グラフィックス用のパイプラインを使い回す汎用の演算装置(ALU)で、行列演算もこなしていたとされています。

つまりAI計算専用の場所があったわけではなく、グラフィックス用の道具を間借りして計算していた、というのがこれまでの状況だったようです。

M5以降、専用の行列演算ハードウェアが追加された

M5(無印、2025年10月発表)以降は、この独立解析によると、GPUの各コアに専用の行列演算ハードウェアが追加されたとみられています。
この話、無印のM5だけじゃなくM5 Pro・M5 Max・M5 Ultraにも当てはまりますし、新設計のM6にも、Neural Acceleratorという形でそのまま引き継がれています。
ここもあくまで独立解析による解釈で、Appleが「専用回路を積んだ」と技術的な言葉で確定的に説明しているわけではない点は注意が必要です。

同じ分析では、FP16精度で約4倍、INT8精度で約7.5倍の高速化を独自に実測したとも報告されています。
Apple公式が発表している「M4比で4倍超」という数字と方向性は近そうですが、テスト条件や比較対象が同じとは限らないので、これをそのまま裏付けとして扱うのは早計かなと思います。

たとえるなら「厨房に専用の調理器具が加わった」

ここまでの話を、厨房の情景に置き換えてイメージしてみます。

GPU全体を1つの厨房だとすると、これまでは万能包丁(汎用ALU)1本で、グラフィックスの調理もAI計算の調理もまかなっていたようなものです。
M5以降は、そこに専用のみじん切り機(Neural Accelerator)が新しく加わったイメージ。

万能包丁は引き続き使えます。
ただ「みじん切り」という決まった作業(行列演算)に関しては、専用器具のほうが圧倒的に速い。
これがこの変化のポイントです。

この転換の位置づけ、Appleは後発組だった

専門的な視点で見ると、GPUのコアに専用の行列演算ハードウェアを積むという発想自体は、Nvidiaが2017年のVolta世代でTensor Coreとしてすでにやっていたこと。

なので「業界を切り拓く新しいアイデア」というよりは、「その領域にAppleも参入した」というのが中立的な見方になりそうです。
とはいえAppleはNeural Engine自体を2017年のA11から搭載していて、AI関連のチップ設計全体で出遅れていたわけではありません。
GPUコア内の専用行列演算という、一つの局面だけを見れば後発、というくらいの位置づけです。

2025年から2026年、全ラインナップに行き渡るまで

Neural Acceleratorは、実は一気に全チップへ搭載されたわけではなく、段階的に展開されてきました。

展開の時系列(3段階)

つまり、M6・M5 Pro・M5 Max・M5 Ultraの4チップ全部に、これでNeural Acceleratorが行き渡ったというわけです。

「技術」は2025年、「完成」は2026年

こう並べてみると分かるんですが、専用ハードウェア化という質的な変化そのものは、2025年10月のM5(無印)の時点でもう起きていたんです。

2026年8月のM6・M5 Ultraが持つ意味は、新しい技術というより「製品ラインナップとしての完成」に近いのかなと思います。
とはいえPro/Max/Ultraクラスへの実装には、消費電力やチップ面積のスケーリングなど、無印とは別のエンジニアリング課題もあったとみられます。
「無印の技術をそのままコピーして乗せただけ」というわけでもなさそうです。

M6だけが持つ、新設計チップとしての顔

ここでM6にフォーカスして、他のチップにはない特徴もまとめておきます。
Neural Acceleratorの展開という意味ではM5 Pro/Max/Ultraと足並みを揃えたM6ですが、チップそのものの中身は実はけっこう違うんです。

M6は、Appleにとって初めての2ナノメートルプロセス(TSMC N2)で作られた、新設計のチップ。
M5 Pro・M5 Max・M5 UltraはM5世代のプロセスのまま据え置きなので、ここはもうM6だけの専売特許です。

半導体の世界では、この数字が小さいほど微細で先端になり、同じ面積により多くのトランジスタ・回路を詰め込めるようになる、というのがざっくりしたルールです。
実際M6でも、CPUコアが10→12コア、GPUコアが10→12コアに増えました。
GPUは12コア全部にNeural Acceleratorが載っているので、AI計算まわりの土台もそのぶん広くなったイメージです。
おまけに、電力効率や発熱の面でも有利になりやすい世代だったりします。

Neural EngineもM6だけ仕様が違っていて、Apple Silicon初となる「デュアル16コア」構成になりました。
Apple公式は「前世代比で最大2倍のピーク性能(“up to 2x the peak compute over previous generations”)」と説明しているんですが、よく見るとこの「前世代」、具体的なチップ名までは明記されていないんですよね。
文脈から素直に読むなら、M6の直接の前身にあたるM5(無印)との比較と考えるのが自然そうです。
「16コア×2ブロック」という構成自体は間違いなくM6ならではの新しさですが、それが具体的にどういう仕組みで「最大2倍」につながっているのかまで、詳しい説明は公表されていません。
M5 Pro・M5 Maxは16コア、M5 Ultraは32コアのNeural Engineなので、コア数だけ見るとM5 Ultraのほうが多いんですが、「デュアル構成」という設計自体の目新しさはM6ならではのポイントです。

「AI性能最大4倍」、実は比較基準がバラバラ

ここで、冒頭に出てきた「AI性能最大4倍」の話に戻ります。

製品ページの「4倍」はM4比、2世代分の進歩

Mac miniの製品ページでは、M6のAI性能は「M4比で最大4倍」と紹介されています。
これ、よく見るとM4→M5→M6という、2世代分の進歩をまとめて含んだ数字なんですよね。

チップ単体の技術発表では別の基準

一方で、チップ単体を扱う技術発表を見ると、また別の基準が出てきます。

M6は、M5比で約30%向上、M1比だと8倍超。
M5 Ultraは、M3 Ultra比で4.5倍(M4 Ultraが存在しないので、実質2世代分の進化率にあたります)。

混同しないための整理

つまり、「Neural Acceleratorだけの効果で4倍になった」と考えるのは正確ではありません。
どの世代とどの世代を比べているのか、そこを揃えて見る必要があるということです。

「◯倍」という数字を見かけたら、まず比較対象の世代を確認するクセをつけておくと、発表の数字に振り回されにくくなります。

もう一つの変化、M5 Maxが単体で「2つのダイ」に

Neural Acceleratorとは別に、今回もう一つ見逃せない変化がありました。
M5 Maxのダイ構成です。

ダイ(die)とは、シリコンウエハーから切り出された、実際に回路が焼き付けられている半導体チップの「本体」そのものを指す言葉です。
CPU・GPU・Neural Engineといった回路が、基本的には1枚のこのダイの上に乗っている、とイメージしてもらえればOKです。

ちなみにここから話すのはM5 Maxと、それを土台にするM5 Ultraだけの話で、M6やM5 Proのダイ構成はまったく関係ありません。

これまでの常識

M1〜M4世代のMaxチップは、ずっと単一のダイとして扱われてきました。
複数のダイをUltraFusionでつなぐのは、最上位のUltraだけの特権だったんです。

M5 Maxで変わったこと、公式が明言したデュアルダイ化

ところが今回、Apple公式のNewsroom記事本文に「M5 Maxはデュアルダイ構成」とはっきり書かれていました。
一次情報で確認できている、確定した事実です。

「最上位のUltraだけがマルチダイ」から、「Maxティアからすでにマルチダイ」への転換。
これが今回の発表で起きた、もう一つの大きな変化です。
正直、話題になりやすいUltraのクアッドダイ化より、こっちのほうが地味に大きい設計思想の転換なんじゃないかと個人的には思っています。

なぜこの設計にしたのかは、あくまで推測の域

ただ、「なぜAppleがこの設計にしたのか」という理由の部分は、また別の話です。
歩留まり(製造の良品率)や経済性といった理由づけはAppleから公式に説明されておらず、あくまで推測の域を出ません。

「デュアルダイになった」という事実と、「なぜそうしたのか」という理由。
ここは分けて理解しておいたほうがよさそうです。

M5 UltraはそのMaxを2基つないだクアッドダイ

M5 Ultraは、このデュアルダイ構成のM5 Maxを、次世代UltraFusion技術でさらに2基つないだ構成です。
4つのダイをつないだ「クアッドダイ」構成で、Apple Silicon史上初とのこと。

ダイ間の帯域幅は4.4TB/s超、接続密度は前世代比6倍以上とされています。
ただ「接続密度」という表現は配線の密度を指している可能性が高くて、実効的なレイテンシや電力効率そのものを直接語る数字ではない点には注意が必要です。

たとえるなら「厨房を増設して、専用の搬送路でつなぐ」

厨房のたとえで、この変化も表してみましょう。

M5 Maxのデュアルダイ化、そしてM5 Ultraのクアッドダイ化は、厨房を増設して専用の搬送路でつないだようなイメージです。
ただ、厨房をただ並べて置いただけではうまく機能しません。
複数の厨房をまるで1つの厨房のように動かすには、食材庫(統合メモリ)のアドレス空間を1つにまとめたり、在庫の状態を全拠点で常に一致させておいたり(キャッシュの一貫性)といった、裏側の調整が必要になります。

帯域幅や接続密度の数字だけを見て「もう1つの大きな厨房と遜色ない」と結論づけるのは、まだ早いかなと思います。

TOPSを公表しないApple、じゃあ何を見ればいいのか

チップの性能の話でよく出てくる単位に「TOPS」があります。
でもAppleは、この数字を一貫して公表していません。

Appleは演算性能の絶対値を出さない

TOPS(Tera Operations Per Second、演算性能の単位)も、トランジスタ数も、Apple公式は数値を出していません。
「前世代比◯倍」という相対的な倍率表現だけで性能を語る方針を貫いています。
これ、M6やM5 Pro/Max/Ultraのどれか1つだけの話じゃなく、4チップ共通の方針なんです。

TOPSという指標自体、単純比較に向かない事情

「隠してるんじゃない?」と思いたくなるところですが、実はTOPSという指標自体、そもそも単純比較に向いていない事情があります。

精度条件(FP16/INT8/FP4のどれで測ったか)、スパース性(データの疎密)、ピーク値かサステインド(持続)値か。
こういう条件を揃えないと、数字だけ並べても正確な比較にはならないんです。
結構複雑なんです、ここ。

もちろん、同一条件同士なら、それなりの比較価値はあります。
「TOPSという指標そのものが無意味」というわけではなく、条件をきちんと揃えて見る必要がある、くらいの理解がちょうどよさそうです。

実際のボトルネックは統合メモリの帯域幅であることが多い

じゃあ実際、ローカルAIを動かすうえで何がボトルネックになるのか。

バッチサイズ1でのトークン生成、つまりオンデバイスでLLM(大規模言語モデル)にチャットみたいに応答させるシーンでは、メモリの帯域幅がボトルネックになりやすいとされています。
一方で、プロンプトの処理や長いコンテキストの読み込み、複数リクエストのバッチ処理みたいな場面では、演算性能(TOPS)の影響も大きくなります。
「メモリさえ広ければ全部解決する」という単純な話でもないんですよね。

たとえるなら「火力より、食材庫の広さと搬入口の太さ」

最後は「火力」と「食材庫」、厨房の要素に当てはめて締めくくります。

TOPS(演算性能)は、いわば厨房の「火力」です。
どれだけ火力が強くても、食材(データ)を運び込む搬入口が細ければ、そこがボトルネックになって料理は速く作れません。
逆に、大きな食材庫(メモリ容量)があれば、より大きな料理(大規模なモデル)も仕込めるようになります。

Appleが統合メモリの帯域幅・容量を前面に押し出しているのは、この搬入口と食材庫の広さこそが実際の強みだから、と考えるとしっくりきます。

ソフトウェアの段取りも効いてくる(Core AI・MLX)

もう一つ、忘れちゃいけないのがソフトウェア側の最適化です。

MLX(Apple製のオープンソース機械学習フレームワーク)は、新しい「Metal Performance Primitives」経由でNeural Acceleratorを活用していて、Time to First Token(最初の応答が返ってくるまでの時間)が最大4倍高速化すると、Apple Machine Learning Researchの公式ブログで説明されています。

演算性能とメモリだけじゃなく、こういう段取り(ソフトウェアの最適化)も、体感の速さを左右する要素というわけです。

結局、”速さ”は何が決めているのか

ここまでの話を、一度まとめておきます。

どれか一つだけでは成立しない、という結論

演算器・統合メモリ・ソフトウェア、この3つが揃って初めて、ローカルAIの”速さ”になる。
どれか一つが優れているだけでは成立しない、というのが今回いろいろ調べてみての実感です。

おわりに｜専用の調理器具・広い食材庫・上手な段取り、揃って初めて”速さ”になる

「AI性能最大◯倍」って数字、正直、聞くたびに「へー、すごいね」で終わらせがちです。
僕もそうでした。

でも中身を覗いてみると、GPUの各コアにNeural Acceleratorという行列演算専用回路が加わったこと、Maxチップがデュアルダイになったこと、TOPSより統合メモリに軸足を置いた設計思想、そしてソフトウェアの段取りまで、いろんな要素が積み重なって「速さ」になっていることが分かりました。
中でも、今回新しく登場したM6は、2ナノメートルという新しいプロセスで作られた、今回の発表でいちばん注目すべきチップだと思います。
M5 Pro・M5 Max・M5 Ultraが既存のM5系統を各クラスに広げたチップだったのに対して、M6だけは正真正銘の新設計。
この記事を通して、AI性能の数字の裏側だけでなく、M6というチップそのものの立ち位置も伝わっていたらうれしいです。

専用の調理器具・広い食材庫・上手な段取り、この3つが揃って初めて”速さ”になる。
数字だけを追いかけるより、どこで何が変わったのかを知っておくと、こういう発表がただのスペック合戦じゃなく、もう少しニュースとして面白く読めるんじゃないかなと思います。

価格や発売日、どっちを買うべきかが気になる方は、こちらの記事もあわせてどうぞ。

参考になればうれしいです。